位置: 主页 > 博彩资讯 > 皇冠现金 > 正文 [ 澳门百家乐 ]

第4节 栅绝缘层

作者:博彩资讯 来源:网络整理 关注: 时间:2018-03-06 00:51

第4节 栅绝缘层

图4.8是LTPS绝缘层技术的分类,传统的低压化学气相淀积与常压化学气相淀积并不适用于TFTLCD的制造工艺,而等离子辅助化学气相淀积通过等离子体的辅助,同时可以达到低温工艺、大面积与高平均度的优点。特别是对第六代基板平均度要求更是极大的挑战,无论是缓冲层的SiO2或SiNx、栅氧化层或护卫层都可见到PECVD踪影,是LCD面板制造不成或缺的武器。

第4节 栅绝缘层


图4.8LTPS氧化层技术分类
 


4.4.1氧化硅层

一般而言,约有35%的良率下降来自栅氧化层的品质。20世纪80年代中期,第一代玻璃基板导入LCD制造中,LPCVD宽泛使用于缓冲层与栅氧化层。低压化学气相淀积法在0.2~0.3 Torr压力400℃的温度,以1~30的O2/SiH4气体比例淀积氧化层[15]。其反馈如式(4.2):
SiH4+O 2SiO2+2H2(4.2)
20世纪90年代初期第二代量产型步伐问世之后,PECVD已是TFT-LCD量产制造之必备步伐,提供厂商有AKT、ULVAC、Unaxis等。常见的PECVD操纵13.5 MHz或27.12 MHz的射频(Radio Frequency)环境孕育发生离子体,并在310~400℃条件下通入SiH4/N2O或TEOS/O2气体电离生长栅氧化层(如表46所示),其反馈式分别为式(4.3)与式(4.4):
SiH4+4N2O SiO2+4N2+2H2O(4.3)
Si(OC2H5)4+O2SiO2+4C2H4+2H2O(4.4)
LTPS常使用TEOS/O2或SiH4/N2O作为栅氧化层,式(4.3)中N2O的氮成分,使得氧化层与多晶硅界面缺陷Dit(Density of Interface State)较多,构成平带电压Vfb(FlatBand Voltage)漂移较大,并与淀积温度、RF功率、N2O/SiH4流量比值亲密相关,PECVD淀积的氧化层,此中会包孕许多Si-H键与Si-OH键,所以其构造并不如热生长氧化层(Thermal Oxide)致密。实际上通过控制气体流量、气体混合比例(Gas Mixture Ratio)、压力、温度、功率、RF频次、Si2H6导入降低Si-OH的比例[16]并降低悬挂键的缺陷密度。
以四乙基正硅酸盐(TEOS: Tetraethy-Ortho-Silicate)为根底所生长出来的栅氧化层,其反馈如式(4.4),具有低针孔(Pin-Hole)密度、低氢氧含量与笼罩性(Step-Coverage)较佳,其平均性可达4%~5%,目前业界最常使用。然而TEOS气体成分中的碳杂质随着成膜温度降低而增多,碳成分在200℃生长较350℃增多一个数量级,应用于栅氧化层时含碳量需低于5×1017at/cm3。别的,TEOS老本较传统SiH4高,无形中也成为累赘。
传统等离子体辅助淀积的栅氧化层具有较多的缺陷与界面陷阱,通常可由淀积后高温、高压水蒸气、激光或快捷热退火辅助的法子,使得栅氧化层中的缺陷减少并增多致密性,进步击穿电压以改善器件特性。操纵等离子体辅助化学气相淀积TEOS氧化层并施以N2O及N2气体停止快捷加热氮化,在快捷退火的过程中对原始氧化层有致密化的作用,尤其在N2O的环境下,氮成分的导入更能大幅改善氧化层的质量与牢靠性。经由N2O气体快捷加热氮化的氧化层具有较佳的电特性,如较大的击穿电场、较大的击穿电荷密度、较低的电子捕获率及较低的漏电流。等离子体辅助化学气相淀积的TEOS氧化层在高功率的等离子体管理下,将会构成一些价键的毁坏,导致孕育发生一些带负电的氧化层电荷来增多漏电流。可操纵高压的水蒸气降低缺陷,同时免于遭受等离子体环境的伤害。
无论是SiH4/N2O或TEOS/O2氧化层,由于400℃以下温度成膜,因有SiOH存在,绝缘薄膜电阻值降低,能隙中也因电荷累积而易引起阈值电压偏移构成牢靠性降低,实际上可操纵傅里叶转换红外光谱仪(FTIR: Fourier Transformation Infrared Spectroscopy)穿透率光谱,不雅察看因Si-OH吸收830cm-1附近信号。


4.4.2氮化硅层

氮化硅(SiNx)领有高的击穿电压特性,具备自氢化修补的功能,宽泛应用于非晶硅TFT,表47是PECVD生长薄膜的特性,氮化硅可应用于栅绝缘层与护卫层,然而氮化硅与多晶硅的界面却包孕过多的缺陷与陷阱,薄膜密度约2.4~2.8g/cm3之间,应用于栅绝缘层易孕育发生载流子捕获缺陷与阈值电压偏移,可操纵迭层构造(SiNx/SiO2)按捺这类问题。别的氮化硅的介电常数约6~9[17],在雷同厚度(Physical Thickness)下,氮化硅的实际电容值远大于氧化层电容,其等效氧化层厚度(EOT: Equivalent Oxide Thickness)可以由式(4.5)体现:
EOT=3.9kt(4.5)
此中,k与t分别代表绝缘资料的介电常数与厚度,因而通过SiNx或Al2O3等高介电常数资料的导入,在一定栅绝缘层厚度下,可大幅缩小存储电容的布局面积。
常压化学气相淀积(APCVD)氮化硅,可使用硅烷(SiH4)和氨气(NH3),淀积温度约在700℃到800℃之间,其反馈式为式(4.6):
3SiH4+4NH3Si3N4+12H2(4.6)
低压化学气相淀积法(LPCVD)中使用二氯硅烷和氨气,淀积温度约在650℃到800℃之间反馈淀积出来,其反馈式为式(4.7):
3SiH2Cl2+4NH3Si3N4+6HCl+6H2(4.7)
然而LPCVD与APCVD的淀积温度偏高,分歧适应用于玻璃基板,因而遍及使用PECVD的方式,在等离子体中让硅烷和氨气或氮气反馈,即能淀积出氮化硅薄膜,其反馈式为式(4.8)或式(4.9):
3SiH4+4NH3Si3N4+12H2(4.8)
SiH4+NH3SiNxHy+H2(4.9)
此中,式(4.9)的x/y比例约在0.8~1.2之间,一般而言,LPCVD氮化硅薄膜的密度约为2.8~3.1 g/cm3,而PECVD氮化硅薄膜则约为2.4~2.8 g/cm3,并随x/y比值差异而有所厘革[17]。


表4.7PECVD薄膜特性

第4节 栅绝缘层


4.4.3其他栅氧化层

表4.8示出常见的氧化层淀积技术,PECVD虽具有大面积淀积的劣势,然而在氧化层品质上仍有相当多的提升空间。采取感应线圈等离子体(ICP: Inductively-Coupled Plasma)或电子磁旋共振等离子体(ECR: Electron Cyclotron Resonance)等新一代高密度等离子体源来生长栅氧化层,这类高密度等离子体源所提供的低能量高电离载流子密度的环境,使得等离子体所构成的伤害降至最低(如表4.5所示)。一般ECR-CVD以2.45 GHz的微波频次孕育发生等离子体,并在350~400℃温度淀积氧化层,其反馈式为式(4.10):
SiH4+O2SiO2+2H2(4.10)
以SEIKO EPSON为例,以300℃的ECR-CVD搭配333℃的H2O回火,此中间能隙的界面缺陷态约4.4×1011cm-2 eV-1,LTPS TFT的亚阈值摆幅约0.22~0.25V/decade之间[32]。而为了增多栅氧化层的质量,操纵ECR-CVD混合等离子体辅助化学气相淀积造成栅氧化层,其击穿电场都有不错的暗示。
引控式等离子体化学气相淀积(RP-CVD: Remote Plasma CVD)或光辅助式的氧化层十分合适应用于低温工艺。采用等离子体环境分别的方式,或以Excimer Lamp将氧游离并反馈生成光氧化层,其反馈温度在25~350℃之间(如表4.8所示),这种无等离子体环境淀积方式造成栅氧化层,降低了薄膜外表被高能量离子撞击(Ion Bombardment)所构成的界面缺陷与外表损伤[33],同时氧化层中的Si-OH键密度低于1×1014cm-2,固定氧化层与界面缺陷密度分别低于8×1011cm-2与6×1010cm-2 eV-1[15]。若能配合使用等离子体辅助化学气相淀积方式造成叠层(Stacked)氧化层,可达事半功倍的效果[34]。而NEC以RPCVD间断淀积栅氧化层的方式,避免晶化后外表遭到污染与微粒子影响[35]。将来联结多晶硅晶化与薄膜淀积系统,将All-in-One的概念导入显示器的工艺流程中,以提升低温多晶硅的良率与性能。


表4.8LTPS氧化层淀积技术比力

第4节 栅绝缘层

打印此文】 【关闭窗口】【返回顶部】 [
·上一篇:皇冠开户网 ·下一篇:没有了
相关文章
推荐文章
最新图文


澳门百家乐,百家乐官网,澳门百家乐公司,百家乐玩法,百家乐技巧,百家乐游戏,百家乐论坛,网上百家乐Copyright © 2002-2017澳门百家乐/百家乐官网/澳门百家乐公司/百家乐玩法/百家乐技巧/百家乐游戏/百家乐论坛/网上百家乐 版权所有备案号:渝ICP备05012516号-1 hzjedu.com